posledná aktualizácia 15. 4. 2013
Oznam: cvičenie 18.4.2013 bude v riadnom čase podľa rozvrhu
Prednášajúci: doc. Ing. Pavol Galajda, CSc., doc. Ing. Miloš Drutarovský, CSc.
Cvičiaci: Ing. Martin Petrvalský
Anotácia predmetu (2/2s)
Predmet je zameraný na základné princípy, architektúry a typy užívateľsky rekonfigurovateľných číslicových obvodov používaných v moderných elektronických systémoch a vložených aplikáciách. Tieto obvody sú klasifikované z pohľadu zákazníckych ASIC (Application Specific Integrated Circuit) obvodov, ich historického vývoja a ekonomických aspektov. Hlavná pozornosť je venovaná obvodom CPLD (Complex Programmable Logic Devices) a užívateľsky konfigurovateľným obvodom FPGA (Field Programmable Gate Array). Ťažisko je kladené na ich základné štruktúry, vnútornú architektúru, vlastnosti, návrhové prostriedky a spôsoby konfigurácie. Pozornosť je tiež venovaná metodike návrhu týchto obvodov, grafickému opisu ako aj úvodu opisu v jazyku VHDL, simulácií a praktickému aspektom návrhu pomocou moderných CAD systémov (Altera a Mentor Graphics), ako aj možnosti využitia analógových rekonfigurovateľných obvodov FPAA (Field Programmable Analog Arrays). Uvedené aspekty sú praktický precvičované pomocou CPLD a FPGA obvodov a vývojových prostriedkov od firmy Altera. V závere sú analyzované vybrané aplikácie na báze FPGA obvodov v spotrebnej elektronike, telekomunikačných aplikáciách a autoelektronike.
Hlavné tématické okruhy:Vybrané témy budú prakticky precvičované v laboratóriu KEMT V102b na Vysokoškolskej 4 s využitím CAE systémov firiem Altera a Mentor Graphics. Uvedené nástroje boli poskytnuté v rámci Univerzitného programu firmami Altera, Inc. a Mentor Graphics, Inc. V rámci cvičení bude využívané ako základ vývojové prostredie Quartus II firmy Altera, ktoré je možné voľne stiahnuť a používať v limitovanej tzv. Quartus II WEB verzii (na cvičeniach bude požívaná staršia verzia 9.1 SP2, ktorá obsahuje integrovaný simulátor od firmy Altera). Informácie o cvičeniach, prednáškach a podmienkach udelenia zápočtu nájdete v dokumente ces.pdf.
Námety na zadania nájdete tu
Podklady pre cvičenia:
Staršie podklady pre cvičenia pre vývojovú dosku UP1:
fpga_cv1, fpga_cv2 (sup_cv2.zip), fpga_cv3 (sup_cv3.zip), fpga_cv4 (sup_cv4.zip), fpga_cv5 (sup_cv5.zip), fpga_cv6 (sup_cv6.zip), fpga_cv7 (sup_cv7.zip), fpga_cv8 (sup_cv8.zip), fpga_cv9 (sup_cv9.zip)
Základné vývojové prostriedky (pre každú
dvojicu študentov):
KEMT
CPLD_Kit (schéma,
osadenie,
cpld_cv2,
cpld_cv3,
cpld_cv4,
cpld_cv5,
cpld_cv6,
cpld_cv7,
cpld_cv8)- kit vznikol s podporou firmy Elcom Prešov
KEMT
USB
Blaster
Študentská verzia Modelsimu - obmedzená voľne použiteľná verzia
Altera UP1
board (UP2 board)
Altera UP3-1C6
board (Altera-SLS, ďalšie
podklady)
Prednášky:
fpga_pr1, fpga_pr2beta, fpga_pr3beta,
fpga_pr4beta, fpga_pr5,
fpga_pr6, fpga_pr7,
fpga_pr8, fpga_pr9
VHDL Language - Introduction
to the design and synthesis of digital systems - kompletné podklady k prednáškam
prof. Fischera
Zaujímavé linky:
Application-Specific
Integrated Circuits book - el. verzia knihy
Zaujímavé QUARTUS II tutoriály
-
tutorial1, tutorial2,
tutorial3
Altera Quartus
II and VHDL
návrhové príklady
Introduction to Quartus II
manual - úvodný manuál k vývojovému prostrediu
Quartus II Development
Software Handbook - detailná referenčná príručka
Altera LPM Quick Reference Guide - referenčná príručka
parametrizovateľných modulov
VHDL
Language_Reference_Guide - referenčná príručka vo Windows help
formáte
VHDL Synth -
pravidlá pre písanie syntetizovateľného VHDL kódu
VHDL
Tutorial: Learn by Example - súbor ukážkových príkladov