

FPGA obvody

Pavol Galajda, KEMT, FEI, TUKE
Pavol.Galajda@tuke.sk


1 Úvod do ASIC- teoretický základ

- 1.1 Základné pojmy
- 1.2 Historický vývoj a rozdelenie IO
- 1.3 Typy PLD obvodov
 - SPLD
 - CPLD
 - FPGA
- 1.4 Ekonomické aspekty
 - Porovnanie ASIC technológií
- 1.5 ASIC verzus FPGA –
migrácia, prechod ku ASIC/ konverzia

1.4 Ekonomické aspekty

Dôvod nasadzovania FPGA- z ekonomického hľadiska, použitie ASIC pod hranicou 1 až 5 miliónov hradiel prináša neúmerne vysoké režijné náklady spojené s návrhom a verifikáciou. Objavila sa tak medzera, ktorú je možné vyplniť inou technológiou. Podľa prieskumu, predstavuje tento segment trhu nevídaný trhový potenciál, ktorý do roku 2008 dosahoval objem viac ako 35 miliárd USD a technológia, ktorá ho môže uspokojiť je práve FPGA.

- Malé série
- Rýchle overenie a prototypy
- Náhrada iných súčiastok
- Upgrade výrobku
- Dynamická rekonfigurácia



1.4 Ekonomické aspekty

Najzreteľnejší ekonomický faktor pri výbere medzi rôznymi typmi ASIC je cena súčiastky (od niekoľko stoviek až po niekoľko tisíc Sk)


Celkové výrobné náklady =

- stále náklady (SW, HW, návrh, testovanie, jednorázové náklady výrobcov, na výrobu masiek, ...)
- variabilné náklady (veľkosť a cena doštičky, počet a hustota hradiel, ...)

break- even=
hranica rentability

MGA= masked
gate array

CBIC= custom
cell-based IC



1.4 Ekonomické aspekty

Najzreteľnejší ekonomický faktor pri výbere medzi rôznymi typmi ASIC je cena súčiastky (od niekoľko desiatok až po niekoľko tisíc Sk)

Celkové výrobné náklady =

- stále náklady (SW, HW, návrh, testovanie, jednorázové náklady výrobcov, na výrobu masiek, ...)
- **variabilné náklady** (veľkosť a cena doštičky, počet a hustota hradiel, ...)

	Year					
	1999	2001	2004	2006	2009	2012
Transistor gate length	0.14 μm	0.12 μm	90 nm	65 nm	40 nm	35 nm
Transistors per cm^2	14 million	16 million	24 million	40 million	64 million	100 million
Chip size	800 mm^2	850 mm^2	900 mm^2	1000 mm^2	1100 mm^2	1300 mm^2

1.4 Ekonomické aspekty

- stále náklady- výcvik, HW, SW, návrh, testovanie, jednorázové náklady výrobcov, na výrobu masiek, ...

	FPGA	MGA	CBIC
<u>Training:</u>	\$800	\$2,000	\$2,000
Days	2	5	5
Cost/day	\$400	\$400	\$400
<u>Hardware</u>	\$10,000	\$10,000	\$10,000
<u>Software</u>	\$1,000	\$20,000	\$40,000
<u>Design:</u>	\$8,000	\$20,000	\$20,000
Size (gates)	10,000	10,000	10,000
Gates/day	500	200	200
Days	20	50	50
Cost/day	\$400	\$400	\$400
<u>Design for test:</u>		\$2,000	\$2,000
Days		5	5
Cost/day		\$400	\$400
<u>NRE:</u>		\$30,000	\$70,000
Masks		\$10,000	\$50,000
Simulation		\$10,000	\$10,000
Test program		\$10,000	\$10,000
<u>Second source:</u>	\$2,000	\$2,000	\$2,000
Days	5	5	5
Cost/day	\$400	\$400	\$400
<u>Total fixed costs</u>	<u>\$21,800</u>	<u>\$86,000</u>	<u>\$146,000</u>

1.4 Ekonomické aspekty

- variabilné náklady- veľkosť a cena doštičky, počet, hustota a využiteľnosť hradiel, veľkosť čipu, čip/doštičku, hustota porúch, zisk, cena čipu, miera zisku, cena/hradlo, ...

	FPGA	MGA	CBIC	Units
Wafer size	6	6	6	inches
Wafer cost	1,400	1,300	1,500	\$
Design	10,000	10,000	10,000	gates
Density	10,000	20,000	25,000	gates/sq.cm
Utilization	60	85	100	%
Die size	1.67	0.59	0.40	sq.cm
Die/wafer	88	248	365	
Defect density	1.10	0.90	1.00	defects/sq.cm
Yield	65	72	80	%
Die cost	25	7	5	\$
Profit margin	60	45	50	%
Price/gate	0.39	0.10	0.08	cents
Part cost	\$39	\$10	\$8	

1.5 Konverzia FPGA na ASIC

Predstavuje transformáciu kompletne navrhnutého systému overeného v reálnom zariadení pomocou programovateľných obvodov do vyšších a úspornejších foriem zákaznických IO.

Hlavné výhody a charakteristiky konverzie.

Pri väčších požadovaných množstvách digitálnych zákaznických integrovaných obvodov nieje ekonomické realizovať celú výrobnú sériu pomocou programovateľných obvodov.

- je výhodnejšie realizovať už hotový návrh v podobe masiek pre návrh zákaznických čipov,
- návrh sa vyznačuje lepšími technickými a ekonomickými parametrami.

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Rýchlosť a bezpečnosť

Ak neuvažujeme ekonomické faktory, prináša konverzia istotu toho, že do výroby sa dostávajú podklady, ktoré boli nielen overené pomocou simulácie, ale tiež odskúšané v reálnom prostredí zákazníka.

Použitie obvodov FPGA teda *prináša* pri návrhu *podstatné zvýšenie efektivity vývojových prác*, pretože modifikácia obvodu, z dôvodu buď zmeny špecifikácie alebo chyby v priebehu návrhu, je relatívne rýchla a lacná.

Rýchlosť a bezpečnosť

Prečo nenavrhnúť ASIC priamo a neobísť proces konverzie?

- zákazník dopredu nemusí vedieť, akú veľkú sériu bude potrebovať,
- v priebehu návrhu ASIC je možné len obvod simulovať a nie je testovaný v reálnom prostredí,
- postup prác pri návrhu ASIC je zložitejší,
- vyžaduje sa tesná spolupráca s výrobcou obvodov,

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Univerzálnosť procesu konverzie

V súčasnosti je možné realizovať konverziu zo všetkých dostupných obvodov FPGA, ktoré ponúkajú hlavný výrobcovia, ako sú:

- Xilinx,
- Altera,
- Atmel,
- Lattice,
- Actel a ďalší.

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Nízke jednorázové náklady

Značná časť nákladov na konverziu je jednorázová a pokrýva výrobu masiek. Z tohto dôvodu sa výrobcovia obvodov snažia použiť čo najmenší počet masiek.

Konverzia sa teda (v závislosti od veľkosti série a technických požiadaviek zákazníka) väčšinou nerealizuje do plne zákaznickeho obvodu, alebo štandardných buniek, ale do hradlového poľa, pre ktoré je pre záverečné výrobné operácie nutné vyrobiť len minimálne množstvo masiek.

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Ekonomická výhodnosť

Konverzia môže byť ekonomicky výhodná

- už od série niekoľko tisíc obvodov,
- v niektorých prípadoch sa môže vyplatiť i pri kusových sériách (objem niekoľko sto obvodov).

Základné ekonomické úvahy je nutné urobiť pre konkrétny typ súčiastky, požadovanú sériu, veľkosť puzdra atď.

Typický čas celej konverzie (asi 10 týždňov) zahŕňa procesy od prevodu dát a ich prípravu pre technologické operácie, včítane generácie masiek, až po výrobu funkčných vzoriek obvodu ASIC.

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Lepšie zabezpečenie IP

Ďalším, nezanedbateľným dôvodom pre konverziu môže byť dôvod pre podstatné sťaženie možnosti okopírovanie obvodu.

Obvody FPGA sú v podstate bežne dostupné súčiastky, ktorým „vdýchne život“ pripojenie externej konfiguračnej pamäte, ktorá obsahuje informáciu o prepojení vo vnútri obvodu.

Aj keď existujú možnosti, ktoré obmedzujú kopírovanie aplikácie z FPGA, uspokojuvité riešenie sa nedá nájsť, pokiaľ v priebehu konfigurácie FPGA musí byť privedený obsah konfiguračnej pamäte na vývody obvodu.

Práve táto kritická fáza v prípade obvodov ASIC odpadá a možnosť kopírovania je takmer minimálna.

1.5 Konverzia FPGA na ASIC

Hlavné výhody a charakteristiky konverzie.

- Rýchlosť a bezpečnosť
- Univerzálnosť procesu konverzie
- Nízke jednorázové náklady
- Ekonomická výhodnosť
- Lepšie zabezpečenie IP
- Zlepšenie technických parametrov

Zlepšenie technických parametrov

Obvody ASIC *môžu pracovať s vyššou frekvenciou* než FPGA z toho dôvodu, že prepojenie logických buniek je realizované priamymi metalickými spojmi na rozdiel od konfigurovateľných prepojení u FPGA.

Je možné povedať, že obvody ASIC *prinášajú zníženie spotreby obvodu*, pretože ASIC obsahuje logiku len pre vykonávanie vlastnej funkcie.

1.5 Konverzia FPGA na ASIC

Postup pri procese konverzie.


S procesom konverzie je vhodné počítať pred samotnou fázou návrhu vlastného FPGA.

Najdôležitejším dôvodom je skutočnosť, že finálny obvod ASIC je nutné testovať, čo väčšinou pri vývoji obvodu FPGA odpadá.

1.5 Konverzia FPGA na ASIC

Postup konverzie je uvedený na obr. Konverzia začína vo chvíli, keď bol *návrh overený pomocou FPGA* (pri overovaní funkcie medzi zákazníkom, návrhárskym strediskom a samotným výrobcom obvodov sa používajú testy).


Slúžia k overeniu funkcie obvodu podľa špecifikácie zákazníka (tzv. *funkčné testy*) a zároveň na odhalenie technologických chýb pri výrobe obvodov. Nakoľko je možné pomocou testov tieto chyby odhaliť, udáva *pokrytie chýb*.



1.5 Konverzia FPGA na ASIC

Vlastné zapojenie obvodu FPGA na úrovni hradiel definuje netlist, ktorý je pomocou konverzného programu *preložený do knižnice výrobcu obvodu ASIC*. Po konverzii netlistu sa *meria pokrytie chýb testami*.

Pokiaľ je dostatočné, je možné uskutočniť ďalšie operácie, zahrňujúce štandardný postup pri návrhu ASIC. V prípade, že nie je pokrytie dostatočné, je nutné pristúpiť k modifikácii netlistu vložením špeciálnych štruktúr uľahčujúcich zvýšenie pokrytia- *scan chain*.



1.5 Konverzia FPGA na ASIC

Ďalším krokom je *rozmiestnenie a prepojovanie* na základe netlistu.

Potom sa uskutoční tzv. *simulácia post-layout*, ktorá už obsahuje reálne oneskorenia v obvode.

Nasleduje *výroba masiek a skúšobná séria obvodov*.

Po overení funkčných vzoriek u zákazníka nasleduje *hromadná výroba* uzatvárajúca celý proces.

